


実設計に応用できる 演算回路スキルを 身につけよう



システムの記事

外村元伸

第6回 除算・開平・逆数・逆開平方とその演算回路設計 (3) 逐次演算を加速する方法

商、開平、逆数、逆開平ディジットを1ビットずつ逐次的に決定していく方法は、けた数に比例した演算時間がかかる。特に、部分剰余演算よりもディジット選択のための論理回路の段数が多く必要である。そこで、逐次決定法をベースにしながらも、演算を少しでも高速化する方法がいくつか提案されている。今回は、これらのアイデアのいくつかを紹介する。(筆者)

● デジジット選択論理と部分剰余演算の制御

除算、開平、逆数、逆開平演算が共通に設計できる基数2の逐次アルゴリズムに関して、部分剰余演算結果の上位3ビットのキャリ伝播と4ビット目のキャリ・セーブ値を参照することで、1ビットずつ各ディジットを決定できる選択規則(表1)を前回(2007年7月号, pp.126-132)導きました。

ディジット選択規則を導く過程は大変でしたが、規則そのものは単純です。ディジット選択論理とそれによって制御される部分剰余演算(i けた目)の回路を図1に示します。

表1 デジジット選択規則

q_i	r_{-1}	r_0	r_1	(s_2, c_2)
+1	0	1	1	*
+1	0	1	0	*
+1	0	0	1	*
+1	0	0	0	Not 0
0	0	0	0	0
0	1	1	1	*
-1	1	1	0	*
-1	1	0	1	*
未定義	1	0	0	*

部分剰余演算結果の上位3ビットのキャリ伝播($r_{-1}r_0r_1$)の符号(r_{-1})によって、 $r_{-1} = 0$ のときは $q_i = +1$ (X 反転+1加算)、 $r_{-1} = 1$ のときは $q_i = -1$ (X 加算)、そして4ビット目のキャリ・セーブ値(s_2, c_2)を参照して、($r_{-1}r_0r_1, (s_2, c_2)$) = (000, (0, 0)) または ($r_{-1}r_0r_1, (s_2, c_2)$) = (111, *) (* : don't care) のときだけ、 $q_i = 0$ ($X = 0$ 加算)となるように制御して部分剰余に加算する論理を組みます。これにはセレクト論理を巧みに利用しています。 X を反転したときには、最下位けたに+1を加えることを図1には書いていないので、実際の設計においては忘れないように気をつけ





図1 デジジット選択論理と部分剰余演算の制御

上位3けたのキャリ伝播と4けた目のキャリ・セーブ値を参照してディジット選択論理を組み、部分剰余演算回路を制御。

KeyWord

ディジット選択論理, 部分剰余演算, 除算, 開平, 逆数, 逆開平方演算, キャリ伝播, プリスケール法



てください。

さて、図1を見て分かるように、ディジット選択論理の方が、部分剰余演算よりも論理段数が2倍あります。そのため、ディジット選択論理の部分をなんとかしたくなります。また、逐次アルゴリズムのため演算長に比例した時間がかかることから、1ディジットを決定し部分剰余演算する1サイクル当たりの論理段数を実質的に減らしたいという要望があります。そこで、今回は論理段数を減らし逐次演算を加速する以下のいくつかのアイデアについて解説し

ます。

ディジット選択候補すべての部分剰余演算を並列実行し、ディジット決定結果で部分剰余演算結果を選択する方法
除数の範囲を限定し、ディジット選択規則を簡単化する方法：プリスケール法

一度に $m(2)$ ビットずつディジットを決定していく方法：高基数法

● すべての部分剰余演算を並列実行する

演算回路の論理段数を減らしたいということで、すぐ思いつくのが、ディジット決定結果で部分剰余演算結果を選択する方法です。図2に示すように、ディジット選択論理による結果を待たずに、 $q_i = +1, 0, -1$ すべての場合の部分剰余演算を並列に行います。ただし、図2のように部分剰余演算が2段でできる回路では、選択のためにセレクタ1段分遅れます。図1の方式に比べて1段分速くなるだけです。1段分でも速くしなければならないときには有効な方法です。それは、図3に示すように、ディジット選択論理を一度に2段(多段)重ねて接続して、実質的に1クロック(マシン・サイクル)あたり2ビット(多ビット)のディジット決定を可能にするような場合に有効です。1クロックあたり論理 n 段が可能な場合、図2の5段の回路が、 $n/5$ 個分重ねて接続できる計算になります。

● キャリ伝播も含めた並列部分剰余演算結果を選択する

$q_i = +1, 0, -1$ すべての場合の並列部分剰余演算をキャリ伝播も含めて行うことも考えられます。その場合を図4に示します。上位3けたのキャリ伝播後の現在の部分





図3 ディジット選択論理の2段(多段)重ね接続

1クロックの間に実行できる総論理段数が許す限り、ディジット選択論理を多段に重ねる。

図2
並列部分剰余演算結果をディジット選択論理結果で選択

ディジット選択論理と並列に $q_i = +1, 0, -1$ すべての場合の部分剰余演算をあらかじめ実行し、ディジット決定値によって部分剰余演算結果を選択。



剰余演算結果($r_{-1}r_0r_1$)の符号(r_{-1})だけによって、 $q_i = +1$ ($r_{-1} = 0$ でX反転+1加算)または $q_i = -1$ ($r_{-1} = 1$ でX加算)が決定します。 r_{-1} とXの排他的論理(XOR)を行い、次の部分剰余演算とそのキャリ伝播を一気に実行します。そのあいだに $q_i = 0$ ($X = 0$ 加算)、つまり($r_{-1}r_0r_1, (s_2, c_2)$)=(000, (0, 0))または($r_{-1}r_0r_1, (s_2, c_2)$)=(111, *X*: don't care)であるかを判定し、最終的にセクタで次の部分剰余演算結果を選びます。

ここで、部分剰余の初期値では、非キャリ・セーブ形式($r_{-1}r_0r_1$)になっていることに気をつけてください。部分剰余演算結果は左1ビット・シフトするため、 $q_i = 0$ ($X = 0$ 加算)の場合でも上位4けた目のキャリ・セーブ形式を非キャリ・セーブ形式に変換する必要があることから、図5に示す回路によって、けた上げのインクリメント処理を行います。

r_0 と r_1 に対してけた上げのインクリメントを行う回路には工夫したものを採用しています。一見すると、3-2カウンタ回路に見えますが、 r_0 と r_1 はけたが異なり、同じけた同士のカウンタ回路ではありません。下位からのけた上げ入力があったときに、+1のインクリメント処理を行う回路として働いてくれます。 $r_0 = r_1 = 1$ のときに下位からけた上げ入力があると $r_0 = r_1 = 0$ にクリアされます。けた上げ入力がないと $r_0 = 1$ がセレクトされ、 r_0 はクリアされません。

さて、これだけがんばっても1ビットのディジット値を求める一連の処理において、論理段数が6段かかっており、

図1に示した方法も同じく6段です。これでは効果がないように見えますが、最終けたのディジット値のキャリ伝播分だけ削減しています。図2の方法は面積が大きくなるが5段なので、どの方法を選ぶかは、速度と面積の兼ね合いになります。

● 除数の範囲を限定しディジット選択規則を簡単化する

除算 Y/X は、 $1/2 \leq X, Y < 1$ の範囲に正規化していますが、もっと扱いやすい範囲はないのでしょうか。除算の次の性質に注目してください。

$$\frac{Y}{X} = \frac{MY}{MX} = \frac{Y'}{X'} \quad \dots\dots\dots (1)$$

被除数Yと除数Xの両方をM倍しても除算値は変わりません。この性質を利用して、除数Xの範囲を適当に制限して除算のディジット選択規則が簡単化できることに気づい




図5 $q_i = 0$ ($X = 0$)の場合のけた上げのインクリメント回路
 r_0 と r_1 に対して、けた上げのインクリメントを行う回路の特徴に注意。




図4
キャリ伝播も含めた並列
部分剰余演算結果を選択
する回路

符号ビット r_{-1} によって、現在の部分剰余演算値にXまたはXの反転+1を加算しキャリ伝播を実行し、その間に $q_i = 0$ の場合かを判定し、次の部分剰余演算結果を選択。




表2 除数のプリスケールリングによるディジット選択規則とその簡単化(* = { 2, 1 })

$q_i = +1$	加数 101	$q_i = -1$	加数 010	$q_i = 0$	加数 111	$q_i = 0$	加数 000
被加数 01	次部分 剰余 1 *	被加数 10	次部分 剰余 1 *	被加数 00	次部分 剰余 1 *	被加数 11	次部分 剰余 1 *
	11 00		11 00		11 00		11 00

表3
プリスケールリング変換の倍数 M

$X : 0.x_1x_2$	$M : m_0.m_1m_2$
0.10	1.00
0.11	0.11

$q_i = -1$ で $X = [0.10 \dots]_b$ を加算, $[0.0]_b$ のとき, $q_i = 0$ で $0 = [1.11 \dots 1]_b + [0 \dots 1]_b$ を加算, $[1.1]_b$ のとき $q_i = 0$ で $0 = [0.000 \dots 0]_b$ を加算します。ここで, $[0.0]_b$ のときに, $q_i = 0$ で安易に $0 = [0.000 \dots 0]_b$ を加算しないのは, 最上位ビットを捨てて左1ビット・シフトすると符号の連続性が保たれない場合, 例えば $[0.02]_b$ のとき, $[0.000 \dots 0]_b$ 加算により, 結果 $[0.1]_b$ となる場合があるからです。そうすると, いずれの場合もキャリ伝播後の部分剰余演算結果は, $[1.1]_b$ または $[0.0]_b$ となることから, 最上位ビットを捨てて左1ビット・シフトしても符号の連続性が保たれます。このように $q_i = 0$ の場合, 最上位ビットの符号を見て, $0 = [1.11 \dots 1]_b + [0 \dots 1]_b$ か $[0.000 \dots 0]_b$ を加算するようにします。論理反転の制御もしやすくなります。図6にプリスケールリング $Q = Y'/X' = (MY)/(MX)$ を行った除数 X' と被除数 Y' を用いて, 上位2けただけをキャリ伝播させてディジット選択し, 部分剰余演算を行う回路を示します。




図6 プリスケーリング後のディジット選択論理と部分剰余演算の制御

プリスケールリングによってディジット選択論理を簡単化し, 少ない論理段数で実現。

たのが, チェコの Svoboda [1963 年]³⁾ やインドの Krishnamurthy [1970 年]²⁾ でした。後に Ercegovač¹⁾ がプリスケールリング法と呼んで詳しく研究しました。筆者もディジット選択規則の簡単化を試みていたら, 適当な範囲があることに気づきました。そこで, 彼らの論文があることを知ったのです。開平の場合は, プリスケーリングすると $\sqrt{X'} = \sqrt{MX}$ から, $\sqrt{X} = \sqrt{X'}/\sqrt{M} = \sqrt{M'}\sqrt{X'}$ となるので, 後にも乗算が必要になります。

表2に示すように, 除数 X を $1/2 \leq X < 3/4$ の範囲に, つまり $[0.10 \dots]_b = [1/2, 3/4)$ に限定した場合, 商ディジットは部分剰余の上位2けただけの参照で決定できることを示しています。上位2けたは, (r_0, r_1) とし, r_0 のけたを符号部とします。 $X = [0.10 \dots]_b$ であることから, 部分剰余の上位2ビットが $[0.1]_b$ のとき, 商ディジット $q_i = +1$ で $-X = [0.10 \dots]_b + [0 \dots 1]_b$ を加算, $[1.0]_b$ のとき

次にプリスケールリング $Q = Y'/X' = (MY)/(MX)$ のための M 倍変換について説明します。除数 X を $[0.10 \dots]_b = [1/2, 3/4)$ の範囲に収める必要があります。この場合そんなに難しくありません。正規化された X は, $[0.1 \dots]_b = [1/2, 1)$ の範囲にあるので, 表3に示すように, $[0.x_1x_2]_b = [0.10]_b$ のときは, 明らかに $M = [m_0.m_1m_2]_b = [1.00]_b$ です。また, $[0.x_1x_2]_b = [0.11]_b$ のときは, $[m_0.m_1m_2]_b = [0.11]_b$ とした場合, $X' = MX = [0.10 \dots]_b$ となることが分かります。それで, x_2 ビットを見て, m_0, m_1, m_2 のビットの値を決めればよいので非常に簡単です。つまり,

$$[m_0.m_1m_2]_b = [\bar{x}_2.x_2x_2]_b \dots\dots\dots (2)$$

です。プリスケールリング変換の回路を図7に示します。式(1)から除数 X と被除数 Y を同じように M 倍します。 M 倍のためのセレクト回路は図7の左に示す通りです。 M 倍の結果はけた上げ先見加算回路(CLA)で求め, それぞれ X', Y' を得ます。プリスケールリング方式は, その変換回路が余分になっていますが, 実際の除算器では, ゼロ除算をしないように除数 X のゼロ検出を行います。これがCLAと同じようにトーナメント形式(けた数 n のとき $\log_2 n$ オーダ)の

回路になることから、ゼロ検出の回路と並列に置けばこのオーバーヘッドの影響はほとんどありません。プリスケール変換後は部分剰余の上位2けたのキャリ伝播により簡単なディジット選択ができるため、より少ない論理段数になるという利点が生かれます。

これまで1ビットずつディジットを決定していく基数2のアルゴリズムをベースに扱ってきました。今回は、一度に $m(2)$ ビットずつディジットを決定していく高基数 $p = 2^m$ のアルゴリズムを解説します。高基数を扱うことは、たとえ基数4の場合でも格段に難しくなります。

1994年に発覚した、米国Intel社のPentiumプロセッサの浮動小数点除算バグ⁴⁾は当時話題になりました。従来、基数2で実現していたのを、高速化のために基数4のアルゴリズムを採用したのですが、ディジット選択を行うために作成されたルックアップ・テーブルにおいて、あるケースのエントリが欠落していました。

● ディジット選択規則(表1)の未定義部についての補足

ディジット選択規則(表1)において、 $(r_{-1}, r_0, r_1, (s_2, c_2)) = [10.0 *]_b$ の場合は、 q_i の値を未定義としているのはなぜかということに関する説明が不足していましたので補足します。

もし $q_i = -1$ と定義すると、例えば、除数 $X = [00.11]_b$ の例では、部分剰余演算結果が、 $[10.00]_b + [00.11]_b = [10.11]_b$ となることから、 $[10.11]_b$ を左1ビット・シフトして最上位ビットを捨てる($[101.1]_b$ $[01.1]_b$)と、符号が1から0になり符号の連続性が保てません。そこで、 $(r_{-1}, r_0, r_1, (s_2, c_2)) = [100 *]_b$ となることを禁止するため、未定義にします。




図7 プリスケーリング変換回路

除数の x_2 ビットを参照して倍数 M のセレクト制御し、けた上げ先見加算器(CLA)にてプリスケール変換を実現。

参考・引用*文献

- (1) M. D. Ercegovac and T. Lang ; Division and Square Root , Digit-Recurrence Algorithms and Implementations , Kluwer Academic Publishers , 1994.
- (2) E. V. Krishnamurthy ; On Range-Transformation Techniques for Division , IEEE Transaction on Computers , Vol.C-19 , No.2 , pp.157-160 , Feb. 1970.
- (3) A. Svoboda ; An algorithm for division , Information Processing Machines , Vol.9 , pp.25-34 , 1963.
- (4) T. Coe ; Computational Aspects of the Pentium Affair , IEEE Computational Science & Engineering , Vol.2 , No.1 , pp.18-31 , Spring 1995.

とのむら・もとのぶ

大日本印刷株式会社 電子モジュールセンター DNP ひびきの研究所

<筆者プロフィール>

外村元伸・除算・開平・逆数・逆開平数の演算器設計は奥が深く、かつて筆者の研究のメイン・テーマの一つでした。忘れてしまわないうちに、あまり知られていないことがらを含めて、まとめておこうと思って紹介しています。

Design Wave Advance


好評発売中

四則演算、初等超越関数、浮動小数点演算の作りかた

デジタル数値演算回路の実用設計

鈴木 昌治 著 B5変型判 256ページ 定価3,570円(税込) JAN9784789836173

画像処理や音声処理、暗号処理などには欠かせない数値演算回路設計についての解説書です。本書では数値演算回路として、加減算回路、乗算回路、除算回路、浮動小数点演算回路、初等超越関数を取り上げます。また、応用回路としてデジタル・ビデオ・エフェクトのアドレス生成回路の設計方法を紹介します。本書はあくまでも実用回路の製作に主眼を置いています。そのため、具体的な回路例(ソース・コード)を示しながら、数値演算を実際の回路に落とし込む過程を理解できるように説明しています。また、製品の差異化の重要な要素となる高速化や小型化を図るため、さまざまな視点でのアプローチを紹介します。



CQ出版社 〒170-8461 東京都豊島区巣鴨 1-14-2 販売部 ☎ (03) 5395-2141 振替 00100-7-10665